PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-274376

(43)Date of publication of application: 18.10.1996

(51)Int.CI.

H01L 33/00 H01S 3/18 // H01L 29/88

(21)Application number: 08-057877

/= ...

(22)Date of filing:

14.03.1996

(71)Applicant : TEXAS INSTR INC <TI>
(72)Inventor : BROWKAERT TOM P E

FRAZIER GARY A

(30)Priority

Priority number: 95 404809

Priority date: 15.03.1995


Priority country: US

(54) III-V SEMICONDUCTOR EMITTER GRID-MATCHED TO SILICON

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a multicolor light emitting device which can be integrated with a silicon device.

SOLUTION: A stack 500 of three LEDs 510-520-530 which radiates blue, green and red light provides pixels for a full color display with LED including a nitride III-V compound semiconductor material grid-matched to silicon and formed on a silicon substrate 540. The signal processing circuit of silicon and an LED driver circuit can be formed on the silicon substrate to provide a system incorporating everything in spite of being small. As a lens eye is mounted on the full color display, a display system of simplicity and high resolution is obtained by the combination of the display and the lens eye arranged extremely near observer's eyes.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-274376

(43)公開日 平成8年(1996)10月18日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ		•	技術表示箇所
_H01L	33/00			HO1L	33/00	F	
H01S	3/18	•		H01S	3/18		
// H01L	29/88			H01L	29/88	, s	

審査請求 未請求 請求項の数1 OL (全 19 頁)


(21)出願番号	特願平8-57877	(71)出顧人	590000879
		(10)	テキサス インスツルメンツ インコーポ
(22)出願日	平成8年(1996)3月14日		レイテツド
			アメリカ合衆国テキサス州ダラス,ノース
(31)優先権主張番号	404809	_	セントラルエクスプレスウエイ 13500
(32)優先日	1995年3月15日	(72)発明者	トム ピー、イー、プロエカエルト
(33)優先権主張国	米国 (US)		アメリカ合衆国テキサス州ダラス,マーク
			ピル ドライプ 9010
		(72)発明者	ゲイリー エイ・フラジアー
			アメリカ合衆国テキサス州ガーランド,イ
			ースト アポロ ロード 106
		(74)代理人	弁理士 浅村 皓 (外3名)
•			

(54) 【発明の名称】 シリコンに格子整合した I I I - V化合物半導体エミッター

(57)【要約】

【課題】 シリコンデバイスと集積できる多色発光デバイスを得る。

【解決手段】 青、緑、および赤の光を放射する3個のLED(510-520-530)のスタック(500)が、シリコンに格子整合し、シリコン基板(540)の上に形成された窒化III-V化合物半導体材料を含むLEDを備えたフルカラーディスプレイ用の画案を提供する。シリコンの信号処理およびLEDドライバーの回路を同じシリコン基板上に作製することができ、それにより小型ですべてを内蔵したシステムが提供される。前記フルカラーディスプレイ上にレンズアレイを搭載することができ、観察者の目に極く接近して配置されたディスプレイとレンズアレイとの組み合わせによって単純で高分解能のディスプレイシステムが得られる。



【特許請求の範囲】

【請求項1】 多色エミッターであって、

- (a) 第1の色の光に対応するバンドギャップエネルギーを備えた第1の半導体材料を含む第1の接合、
- (b) 第2の色の光に対応するバンドギャップエネルギーを備えた第2の半導体材料を含み、前記第1の接合を覆う第2の接合であって、前記第2の半導体材料の格子が前記第1の半導体材料に整合しており、また前記第2の半導体材料のバンドギャップエネルギーが前記第1の半導体材料のそれよりも大きいものである、第2の接合、および
- (c)前配第1および第2の接合への電気的接続、を含むエミッター。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電子デバイスに関するものであり、更に詳細にはシリコンに対して格子整合した I I I - V化合物半導体材料(周期律表の I I I 族元素とV族元素との化合物)を含むデバイスおよびシステムに関する。

[0002]

【従来の技術】高性能なトランジスタおよび集積回路特性に対する絶え間のない要求の結果、シリコンパイポーラートランジスタやCMOSトランジスタおよびガリウム砒素MESFETのような既存のデパイスの進歩の他に、新しい型や材料のデパイスが生まれてきた。特に、高周波特性を向上させるためのデバイス寸法の縮小の結果、電位障壁を通り抜けてキャリアがトンネリングするような量子力学的な効果が観測されるようになった。このことは、そのようなトンネリング現象を利用した共鳴トンネリングダイオードや共鳴トンネリングホットエレクトロントランジスタといった新しい種類のデバイスへとつながってきた。

[0003]

【発明の解決しようとする課題】半導体発光ダイオードおよびレーザーは、クロストークがなく広い帯域幅の、信号変調のための搬送波を提供する光という利点のために、通信システムでは極く一般的なものとなってきた。波長1 55μmの光を利用する赤外レーザーは InP 基板上のGa X In 1-X As Y P1-Y ー In Pのような材料系を利用し、また、可視光の発光ダイオードはGa As またはGa P 基板上のGa As Y P1-Y のような材料系を利用するのが普通である。これはまた、AIX Ga1-X As ー Ga As 材料系を含むようなヘテロ接合バイポーラートランジスタも可能とする。しかし、これらの材料は結晶格子の不整合のために、シリコン集積回路へ組み込むことが容易でない。

【0004】青色および紫外光の半導体エミッターには パンドギャップの大きい材料が必要であり、各種の材料 について検討がなされてきた。例えば、J. Vac. S ci. Tech. Bの第B-10巻(1992年)の頁 1237に発表されたストライト(Strite)およびモルコス(Morkoc)による論文、"レビュー: GaN、AINおよびInN(GaN、AIN、and InN:A Review)"は、III-V化合物 のGaN、AIN、およびInNとそれらの合金に関する研究についてレビューを行い、更に発光ダイオードおよび量子井戸デバイスへの応用の可能性について述べている。

【0005】欧州特許出願第0 487 823 A2号(1992年)はZnO基板上のIII-V化合物半導体レーザーを開示しており、その半導体としてはGaN0.92As0.08、AIN0.85As0.15およびそれらの混合物を含んでいるが、これらはいずれもGaNやAINのようなウルツ鉱結晶構造のZnOと格子整合する。図面にはZnO上のGaN0.91P0.09とAI0.12Ga0.88N0.90P0.10とが開示されている。

【0006】同様に、欧州特許出願第0 395 392 A2 (1990年)はGaP、SiC、およびBPのような基板上のIIIーV化合物半導体レーザーを開示している。その半導体はGaX AII-X NとBPとの超格子か、あるいはGaX AIY BI-X-Y NZ P1-Z のような五元化合物のいずれかであり、後者の例としてはGa0.2 AI0.3 B0.5 N0.5 P0.5、Ga0.25AI0.25B0.5 N0.5 P0.5、およびGa0.4 AI0.1 B0.5 N0.5 P0.5 が挙げられている。

【〇〇〇7】共鳴トンネリングダイオードは2端子デバ イスであって、伝導キャリアが電位障壁を通り抜けてト ンネリングすることによって、負の微分抵抗を示す部分 を有する電流ー電圧曲線を実現する。もともとのエサキ ダイオードは高濃度にドープされたPN接合ダイオード 中でのパンド間トンネリング(すなわち、伝導帯から価 電子帯へ)を利用していることを思い出されたい。新し い共鳴トンネリングダイオード構造は単一パンド中で量 子井戸を通り抜ける共鳴トンネリングを利用している。 AIGaAs/GaAs量子井戸を示す図1を参照。更 に、J. Vac. Sci. Tech. Bの第B-11巻 (1993年) の頁965に発表されたマルス (Mar s) 等による論文、"AIAs/GaAs二重障壁共鳴 トンネリングダイオードの再現性ある成長および応用 (Reproducible Growth and Application of AIAs/GaAs Double Barrier Resonant T unneling Diodes) "およびIEEE Elec. Dev. Lett. の第12巻(1991 年)の頁480に発表されたオズペイ(Ozbay)等 による論文、"110GHzモノリシック共鳴トンネリ ングダイオードのトリガー回路(110-GHzMon olithic Resonant-Tunnelin g-DiodeTrigger Circuit)"、

はそれぞれGaAs構造中に埋め込まれたAIAsの2 つのトンネリング障壁を利用して量子井戸共鳴トンネリ ングダイオードを構成している。この量子井戸は4.5 nmの厚さで、1.7nmの厚さのトンネリング障壁で よい。図2は室温における電流ー電圧特性を示してい る。このような共鳴トンネリング"ダイオード"が対称 的であることに注意されたい。図3aに示すようなパイ アス状態では、量子井戸中の離散的な電子準位(サブバ ンドの下端)はカソードの伝導帯下端と揃うことにな り、それによって電子のトンネリングが容易に起こり、 大電流が流れる。逆に、図3bに示すようなパイアス状 態では、カソードの伝導帯が量子井戸レベルの中間に揃 うことになって、トンネリングが抑制され、電流は少な い。ここでも、これらの材料はシリコンと格子整合せ ず、従って標準的なシリコン集積回路中へ組み込むこと は容易でない。

[0008]

【課題を解決するための手段】本発明は、V族元素の1つとして窒素を含めることでシリコンと格子整合させた IIIーV化合物半導体を含む可視光での光電子的なへテロ接合デバイスを提供し、更に、シリコンと前記のような窒化IIIーV構造との両方を含み、メガネのように観察者の人が装着することのできるようなフルカラーのディスプレイおよび検出器を実現できる集積回路を提供する。窒化IIIーV化合物はまた、ガリウム砒素等のその他の基板材料に対しても格子整合させることができる。

【0009】このようなデバイスおよび材料は、標準的なシリコンと両立するプロセスで以て光電子的な共鳴トンネリングダイオードを作製することができ、従ってCMOSおよびバイポーラートランジスタのようなその他のシリコンデバイスと集積することができるという技術的な特長を有する。また、前記小型のディスプレイおよび検出器は人の目のそばに装着することを可能にする。【0010】分かり易くするために図面は模式的なものとした。

[0011]

【発明の実施の形態】

窒化111ーソ構造の概説

III 族元素としてアルミニウム(AI)、ガリウム(Ga)、およびインジウム(In)のうちから選び、 V族元素として窒素(N)、砒素(As)、およびリン(P)のうちから選んで構成したIII-V化合物は多様な特性を示す。パンドギャップはInAsでO.36 eV、AINで約6eV:ウルツ鉱(AIN、GaN、InN)または閃亜鉛鉱形結晶構造:および格子定数はAINでO.44nm、InAsでO.61nmである。9種類の2元化合物に関する格子定数(閃亜鉛鉱形)およびパンドギャップをシリコンに関する格子定数(0.54nm)およびパンドギャップ(1.1eV) と一緒に示した図4を参照されたい。各 I I I 族元素についての3種類の化合物を線でつないで傾向を示してある。シリコンと格子整合し、従ってシリコン基板上のシリコンデバイスと集積化できるようにするためには、3元または4元(あるいはそれ以上)の I I I - V 化合物は、2種類の V 族元素のうち少なくとも1つとして窒素を含まなければならない。さもなければ格子定数がシリコンのそれを越えてしまう。

【0012】III族元素にはホウ素も含まれ、V族元素にはアンチモンも含まれるので、これらの元素を窒化III-V中へ置き換えて用いることができるが、シリコンと格子整合する光電子的材料として特別に有利な特徴をなんら提供しない。実際、アンチモン化合物はそれに対応する砒素化合物と比べてより大きな格子定数を有し、ホウ素化合物のBNやBAsも間接遷移型のパンドギャップを持つので、直接遷移型のパンドギャップを備える合金に対する代替とはならない。

【0013】図5aは、各種のIII-V化合物を含む 3個の発光ダイオードのスタックであって、3色ディス プレイを構成する1つの画素として使用できるスタック の立面断面図を示している。一般に参照番号500で示 したこのスタックは、シリコン基板540上に積重ねら れた、金属ダイオードコンタクト516、528、53 6、および538を備えており、青色発光ダイオード **(LED) 510、緑色LED520、および赤色LE** D530を含んでいる。赤色LED530から放出され る光子は青色LED510および緑色LED520を構 成する材料のバンドギャップよりも小さいエネルギーを 有している。従って、図5aの上方へ放出される赤色光 子は吸収されることなくスタック500の最上部から外 へ脱出できる。(しかし、下方へ放出された赤色光子 は、シリコンの(間接遷移型)パンドギャップが光子エ ネルギーよりも小さいために、シリコンによって吸収さ れてしまう。) 同様に、緑色LED520によって上方 へ放出される光子は脊色LED510を貫通してスタッ ク500の最上部から外へ脱出する。もちろん、下方へ 放出される緑色光子は赤色LED510を構成する材料 によって吸収される。最後に、青色LED510によっ て上方へ放出される光子はスタック500の最上部から 外へ脱出し、下方へ放出される骨色光子は緑色LED5 20を構成する材料によって吸収されよう。

【0014】各画素は3原色のうちのすべての色、2つの色、あるいは1つの色をそれぞれに独立的な可変強度で以て放出することができるし、あるいはすべての画素が全く放出しないようにもできる。図5cは、それぞれ青、緑、赤の放出強度を決める3つの独立した電流1B、1G、および1Rを用いた等価回路を示す。図6は画素500を採用して構成されたディスプレイ600

の一部を切り取って示した鳥瞰図である。 【0015】図7a-bは、別の1つの3色スタックと そのアレイとを示しており、そのスタックは差分的(differential)な放出のための差分的(differential)なLED寸法を備えている。

【0016】図8は図6のディスプレイを応用したヘッ ドアップディスプレイを示している。特に、各スタック 500の面内寸法は 10μ m× 10μ mである。そのよ うな面内寸法を有する画素を1000個×1000個並 ペたアレイを含むディスプレイは、ほんの1cm×1c mの寸法にしかならず、図8の立面断面図に示したのと 同じように、ほとんどメガネと同じように目の前に直接 装着することができよう。レンズアレイ810がディス プレイ600のLEDから発散する光を集束させて、観 察者830に対して無限遠に見かけの像を与える。ディ スプレイドライバーおよびイメージ信号発生器820は LEDアレイと同じシリコンダイの上へ集積することが できる。外部の電子機器(例えば、観察者830のコー トのポケットの中)への電気的臍帯(umbilica 1) コードが電力と信号の両方を提供することができ、 あるいは無線周波リンクによって、これも観察者830 のポケットにある送信機からのイメージ信号(そして多っ 分電力も)を提供することができ、あるいはまたイメー ジ信号をドライバー/発生器820の一部であり、電力 用の電池を備えたメモリ中に蓄えることができる。レン ズアレイ810は画素の上に直接形成されたマイクロレ ンズのアレイでよいが、そうでなければLEDダイへ取 り付けられたモノリシックなアレイでもよい。

【〇〇17】更に、図8にようなディスプレイは赤外イメージャー(例えば、Xを約〇.2および〇.3とした時、Hg1-XCdXTeのような材料を含む2色赤外CCD)と組み合わせて、赤外シーンを検出することと、そのイメージを可視の色へ変換することの両方を行うことができる。図9a-bは、入力レンズアレイ、CCDイメージャー、フルカラーLEDディスプレイ、および出力レンズアレイを層状に組み合わせた検出器ーディスプレイ900を図解的に示してある。CCDイメージャーからの信号はCCDあるいはLEDアレイと同じダイ上にある回路によって処理されて、LEDディスプレイを駆動するために使用される。後出の応用のセクションでこの検出器ーディスプレイおよびその他の実施例について詳細に説明する。

【0018】スタック中に配置されたこれらの3色材料はまた、層状チャンネルのCCD中へ配置して、それによってフィルターを無くすることもできる。しかし、電極構造がより厄介になる。CCDとして使用する場合には、pn接合検出器が逆にディスプレイLEDのようになる。

【0019】シリコン格子に整合した窒化IIIーV化合物はまた、シリコン集積回路上へ組み込まれた共鳴トンネリングダイオード、共鳴トンネリングトランジスタ・およびヘテロ接合パイポーラートランジスタ中に用

いることができる。特に、トンネリング障壁の高さはパンドギャップの広い材料(例えば、AIASN)とパンドギャップの狭い材料(例えば、InGaASN)とを合金化することによって調節でき、一方量子井戸やアノードおよびカソード、あるいはエミッターおよびコレクターはパンドギャップの狭い材料とすることができる。【OO20】

【実施例】

LEDスタック

GaAs0.81N0.19およびAIAs0.82N0.18はいずれもシリコンの格子(格子定数O.543nm)に整合した格子定数を有し、それぞれ直接遷移型の約1.9eV(赤い光)と間接遷移型の約3.6eV(近紫外)のバンドギャップを有する。従って、これらの2つの3元化合物を合金化することによって得られる4元化合物は、格子をシリコンに整合させることができ、1.9eVから3.6eVの間のすべてのバンドギャップを持つことができる。そしてバンドギャップは約3.0eV以上のエネルギーに対しては直接遷移型である。

【0021】図5aのスタック500に関して、青色L ED510は、約2.6eV(青い光)のパンドギャッ プを有するAI0.5 Ga0.5 As0.81N0.19のp形層5 12とn形層514とを含む。緑色LED520は約 2. 2 e V (緑の光) のパンドギャップを有するA I 0-2 Ga0.8 As0.81N0.19のp形層522とn形層5 24とを含む。そして、赤色LED530は約1.9 e V (赤い光) のパンドギャップを有するGaAs0.81N 0.19のp形層532とn形層534とを含む。スタック 500は10μm×10μmの面内寸法を有し、隣接す るスタック間の空間にはLEDを励起するための電流を 供給する導電性ラインが含まれている。図5cに示すよ うな接続において、スタックを行、列の形に配置したア レイの中で、隣接スタック間には2本の導電性ラインと 2本の列導電性ラインとが含まれている。後述のディス プレイ応用のセクションを参照されたい。

【0022】別のスタック構造においては、必要な電流を簡略化するために、付加的なコンタクトおよび相互接続という犠牲を払ってLEDを互いに分離している。特に、図5 bは、青色LEDが緑色LEDから未ドープのAIAs0.82N0.18層によって分離されてはいるが、コンタクトを5個含むLEDスタックの立面断面図を示している。青色LEDのための個別のコンタクトは青電流を送信する。一方、赤および緑色LEDのアノードは共通コンタクト、一般にアースまたはVSUPPLY用の電カプレーンまたはバスを有し、それは赤と緑の電流の和を送信する。

【0023】更に別のスタック構造では、青色LEDと緑色LEDとの間、および赤色LEDと緑色LEDとの間の両方の分離のために未ドープのAIAs0.82N0.18を使用する。このスタックは6個のコンタクトと3個の

独立したLED電流とを有する。

【0024】上述のスタックにおいて、アノードおよびカソードは切り替えることができ、電流の向きを逆にすることによっても同じ機能を保持することができる。

【0025】LED傾斜スタック

LEDスタック500を修正して、傾斜した表面を持た せて、緑と赤色の光を増やし、それによってLEDスタ ック内での散乱や吸収を補償するようにすることができ る。特に、図フaは傾斜したLEDスタックフOOの立 面断面図を示し、それは、すべてAI0:3 Ga0.7 As 0.81 N0.19を含むp形層712、n形層714、および n+行コンタクト層716を含む青色LED710;す ペTAI0.2 Ga0.8 As0.81N0.19を含むp形層72 2、n形層724、およびn+行コンタクト層726を 含む緑色LED720;そして、すべてGaAs0,81N 0.19を含むp形層732、n形層734、およびn+行 コンタクト層736を含む赤色LED730を含むもの となっている。緑色LED層フ22-724は青色LE D層712-714の外側へ広がり、緑色と赤色の光だ けが出てくるエリアを提供している。そして、赤色LE D層732-734も緑色LED層722-724の外 側へ広がり、赤色の光だけが出てくるエリアを提供して いる。図76は画素のアレイの平面図で、各画素はスタ ックフロロを含んでおり、露出されたLEDにはラベル が付けられている。すなわち、Bは傾斜スタックの最上 レベルであり、Gは次のレベル、そしてRは最も下のレ ベルである。また、図7bは行ライン(n+行導電性層 へ接続する導体)および列ライン(LEDのp形層へ接 続する導体)の配置も示している。

【0026】このアレイは、ブラウン管のラスター走査と同じように、行画素を短時間だけ逐次駆動することでイメージを生成する。1つの行の画素を駆動するために、対応する行ラインをアースへつなぎ(その他のすべての行ラインは浮遊状態)、その行のLEDをターンオンさせるための適当な電圧/電流を列ラインへ供給し、所望の強度の光を放射させる。1つの行が駆動される頻度が1秒間に少なくとも約30回であれば、人間の目にはその行はちらつきの無いものとして見える。

【0027】多色LEDスタック

LEDスタック500を修正して、1色だけのもの、2 色、4色あるいはそれ以上の数の色を持つものとするこ とができる。特に、LED放射光の色の選択は材料のバンドギャップの設定に帰着し、色の数はスタック中のLEDの数に対応する。ただし、最も下のLEDから放射される光が上部のLEDを通過するようにするためには、スタック中で上から下へ向かってパンドギャップが徐々に狭くならなければならない。傾斜したスタックはパンドギャップが順序通りになっていなくても利用できるが、下のLEDから放射される光が上に被さっているLEDによって部分的に吸収されることに伴う効率の低下が生ずる。

【0028】リン・窒化111-V

GaPもAIPもいずれもシリコンよりも少し大きい格子定数を持っており、従って、砒化・窒化物と同じように、リン化物と窒化物を組み合わせることによってシリコンに格子整合させることができる。しかし、GaPのパンドギャップは2.26eVであり、シリコンに格子整合させるためにわずかな(およそO.O2)窒素を加えることは湾曲(bowing)によるパンドギャップのわずかな減少を起こす(およそ2.20eVへ)。そしてこのパンドギャップは緑と赤との中間の位置する。このように、3色すべてを実現するために、AIPNもどちらもGaPNと一緒に使用しなければならない。あるいは、AIP0.98N0.02とInP0.5 N0.5 だけを組み合わせて3色すべてを得ることもできる。

【**0029**】 <u>LEDスタック作製</u>

図10a-cはLEDスタック500のアレイを作製する第1の好適実施例の方法を示す立面断面図であって、 次の工程

【0030】(1) 厚さが635 μ m (25 ϵ)で、直径が101.6mm (4インチ)の(100)または(111)面方位の ρ 形シリコンウエハ1002からスタートする。ウエハ1002の一部に第1レベルの絶縁体を通してn形および ρ 形ウエルを形成し、次にCMOSデバイスを作成する。次に、ウエハ1002を分子ビームエピタキシー(MBE)成長炉に挿入し、ウエハ1002のその部分のCMOSデバイスからすべての自然酸化物を除去し、パッフ ρ としての未ドープシリコン1004を0.5 μ mの厚さ、エピタキシャル成長させる。次に、窒化 ρ に、空化 ρ に、空化 ρ に示されたような次の層状構造を得る。

層	材料	厚さ	ドーピング
青アノード	pAl0.5Ga0.5 As0.81N0.19	200 n m	1×10^{18}
骨カソード	n A l 0. 5G a 0. 5 A s 0. 81 N 0. 19	200 n m	1 × 1 0 18
緑カソード	n A I 0, 5 G a 0, 5 A s 0, 81 N 0, 19	200 n m	1 × 1 0 18
緑アノード	pA10.5Ga0.5 As0.81N0.19	200 n m	1 × 1 0 18
赤アノード	p G a A s 0, 81 N 0, 19	200 n m	1 × 1 0 18
赤カソード	n G a A s 0, 81 N 0, 19	200 n m	1 × 1 0 18
バッファ	未 ド ープSi	500 n m	未ドープ
基板	рSі	500µm	1×10^{16}

これらの層には図10aに示すように番号が振ってある。アース面を設けるのであればパッファ層にドーピングを行うことができる(赤色LEDは絶縁層によって基板から分離する)。

【0031】(2)フォトレジストをスピン塗布し、そ れをパターニングして青色LEDの場所を定義する(あ るいはディスプレイ画素としてのダイオードスタックア レイを作製するのであれば、前記フォトレジストパター ンは青色LEDすべての場所を定義する)。普通は、青 色LEDは丸いかあるいは四角いか、あるいは矩形の面 内形状をしており、寸法は $5 \mu m \times 5 \mu m$ から $50 \mu m$ imes100 μ mまである。次に、硫酸と過酸化水素水との 混合液中で時間を決めたエッチングを行ってAl0.5Ga 0.5 As0.81N0.19をエッチし、n形Al0.2 Ga0.8 As0.81N0.191012のところでエッチングを停止さ せる。このエッチングは青色LED層の材料をほんの約 Ο. 4μm除去するだけで、湿式のエッチングの特徴で ある等方的なエッチングが引き起こす横方向への浸食の 問題は生じないし、青色LEDメサはステップカバレッ ジの問題を呈しない。次にフォトレジストを剥離する。 【0032】(3)側壁のパッシペーションと絶縁との ために厚さ100mmの窒化シリコン層1030を堆積 させる。第2のフォトレジストをスピン塗布し、それを パターニングして緑色LEDの場所を定義する。次に、 リン酸または塩素ーフッ素プラズマによってパターン化 されたフォトレジストをマスクにして窒化シリコンをエ ッチし、次に金属コンタクト528を堆積させ、フォト レジストをリフトオフする。1つのスタックと、その第 1のスタックから約スタック1つ分だけ離れた所に位置 する隣接スタックの一部を示す図10bを参照。

【0033】(4)フォトレジストをスピン塗布し、それをパターニングしてスタック間の窒化シリコン1030を露出させ、露出した窒化シリコンをリン酸またはフッ素のドライエッチングで除去する。次に、露出したAI0.2 Ga0.8 As0.81N0.19をp形GaAs0.81N0.191008のところまでエッチし、フォトレジストを剥離する。金属528がエッチマスクの一部として機能し、自己整合した構造を提供することに注目されたい。図10cを参照。

【0034】(5) 別の厚さ100nmの共形(conformal)の窒化シリコン層1032を堆積させる。これも側壁のパッシベーションと絶縁のためのものである。次に、フォトレジストのスピン塗布およびパターニングを行って、赤色LEDの場所を定義する。パターン化されたフォトレジストをエッチマスクとして使って露出した窒化シリコンを除去し、次に金属をスパッタし、ブォトレジストをリフトオフして金属コンタクト536を形成する。図10bと似た図10dを参照。

【0035】(6)再びフォトレジストをパターニングして、スタック間の窒化シリコンを露出させ、露出した

窒化シリコンを除去し、時間を決めたエッチングによって p 形 G a A s 0.81 N 0.191008を n 形 G a A s 0.81 N 0.19のところまでエッチする。第3の厚さ100 n m の窒化シリコン層1034を堆積させ、フォトレジストをパターニングして、赤色LEDのカソードコンタクトと青色LEDのアノードコンタクトの場所を定義する。そして、パターン化されたフォトレジストをエッチマスクとして用い、露出した窒化シリコンを除去し、金属をスパッタしフォトレジストをリフトオフして金属コンタクト516、538を形成する。図10eを参照。

【0036】(7)フォトレジストのスピン塗布およびパターニングを行って、窒化シリコン層中へコンタクト528、536へのピアを定義し、更にスタックの周囲を定義する。次に、露出した窒化シリコンをエッチして、コンタクトおよびn形GaAS0.81N0.191006を露出させる。金属コンタクトのところで止まるような選択性を有するエッチを使用してGaAS0.81N0.191006をエッチを使用してGaAS0.81N0.191006をエッチを使用してGaAS0.81N0.191006をエッチを使用してGaAS0.81N0.191006をエッチを使用してGaAS0.81N0.191006をエッチを使用してGaAS0.191006をエッチをでは、ファックを受けてある。スタックによって放射される3色すべてに対して透明であることに注意されたい。最後に、スタック間の空間に絶縁物(それは窒化シリコン、あるいは二酸化シリコンを縁をではポリイミド等でよい)を備えた相互接続ラインが形成され、金属コンタクトへの接続が施される。LEDスタックを覆い、すべてを覆う窒化シリコン絶縁を示す図10.5を参昭

【 0 0 3 7 】 <u>窒化 I I I - V トンネリング障壁および量</u> 子井戸

図11は好適実施例の共鳴トンネリングダイオード(R TD)1100を立面断面図で示し、それはシリコンウ エハ1102、GaAs0.81N0.19エミッター(n+層 1104および未ドープ層1106)、AIAs082N 0.18トンネリング障壁1108および1112、InA s 0, 41 N 0, 59 量子井戸 1 1 1 0、GaAs 0, 81 N 0, 19コ レクター (n+層1116および未ドープ層111 4)、および金属コンタクト1118、1120を含ん でいる。GaAsN、AIAsN、そしてInAsNは すべて閃亜鉛鉱の格子を有し、それはシリコンの格子に 整合している。AIAsNトンネリング障壁1108お よび1112はそれぞれ厚さ2nmであり、InAsN 量子井戸1110は厚さ4nmであり、未ドープの部分 1106と1114はそれぞれGaAsNのエミッター とコレクターであって厚さは数nmである。メサ113 0は20μm×20μmの面内寸法を持つ。

【0038】図12はダイオード1100に関するパンドダイアグラムであり、パンド端の不連続を示している。「点(結晶運動量は(0、0、0)2 π/a)に加えて、伝導帯のXおよびL点の電子エネルギー(結晶運動量は(1、0、0)2 π/aと(1/2, 1/2, 1

/ 2) 2π/a)が示されていることに注意。 X、L点と「点との大きなエネルギーの差 (0.9 e V) は共鳴トンネリングダイオードが室温動作において低い谷電流と高いピーク対谷電流比とを持つことを示唆する。

【0039】図13はIII族元素としてAI、Ga、またはInを、V族元素としてAsまたはNを取り上げた時のIIIーV化合物半導体に関するバンドギャップと格子定数を示している。これらの化合物間の合金でシリコンに対して格子整合するもののバンドギャップは約1.0eV(InAs0.41N0.59)から約3.0eV(AI0.8 Ga0.2 As0.8 N0.2)まで変化し、そしてそれらは直接遷移形の材料である。このような広いバンドギャップの範囲は、モノリシックカラーディスプレイ、すべての可視波長のレーザー、等々の各種の光電子デバイスをシリコン上へ作製することを可能にする。

【0040】多様なダイオード1100においては、GaAsNのエミッターおよびコレクターをInAsNのエミッターおよびコレクターをInAsNのエミッターおよびコレクターをすべて同じ材料で構成することができるようになる。同様に、多様なダイオード1100においては、InAsN量子井戸をGaAsNで以て置き換えることができ、それにより、ここでもエミッターおよびコレクターと量子井戸とが同じ材料で構成できるようになる。それらの構造は数少ない材料を使用するので製造工程が簡略化できる。

【 0 0 4 1 】 一般に I n X A I 1-X A s Y N 1-Y や A I X G a 1-X A s Y N 1-Y のような 4 元の I I I ー V 化合物を使用することで、シリコンとの格子整合を保ちつつ、パンドギャップを自由に設計することができる。

【 O O 4 2 】 <u>窒化 I I I - V とシリコンのトンネリング</u> 障壁および量子井戸

別の共鳴トンネリングダイオードの好適実施例1400ではシリコンの他に、量子井戸とトンネリング障壁のための、シリコンと格子整合したIIIーV化合物半導体を使用している。特に図14は、InP0.5 N0.5 N0.5 トンネリング障壁とともに、シリコンのエミッターおよびロレクターと量子井戸を含むダイオード1400を示している。図15はパンドダイアグラムである。シリコンの伝導帯の低エネルギーの谷はX点の近くにあるので、図15はL点および「点のエネルギーの表示と一緒にX点エネルギーをも示している。1 1eVというX点におけるパンド不連続は十分なトンネリング障壁高さを提供する。

【 0043】多様なダイオード 1400においては、A 1As0.82N0.18のトンネリング障壁を 1nPNのトンネリング障壁で置き換えることができ、その場合不連続は 1.3eVとなる。更に、X=0.98とした時の、A 1PX N_{1-X} および GaPX N_{1-X} で構成される層を 1nPNの代わりに使用することができ、また組成変化

する歪み層を使用することもできる。

【0044】<u>リン化物添加</u>

AIPおよびGaPはシリコンの格子定数に近いがわずかに大きい格子定数を有するので、AIPおよび/またはGaPを添加された、シリコンに格子整合する窒化III-V化合物は他の組成よりも窒素の割合が若干大きくなってくる。このため、パンドギャップの調節にはより厄介な材料処理を必要とすることになる。例えば、赤色LED材料のGaAS0.81N0.19は約1.9eVのパンドギャップを持ち、GaPは約2.3eVのパンドギャップを持つため、シリコンに対して格子整合するようにこれらの材料をほぼ等分に混ぜ合わせた合金は、中間のパンドギャップを有し、ほぼGaAS0.39N0.11P0.5の組成を持つことになる。

【0045】その他の基板

シリコン(室温における格子定数は O. 5431 nm)の格子定数に整合する窒化 I I I - V化合物は、組成を少し変えることによって室温で O. 5451 nmの格子定数を有するガリウムリン(GaP)に格子整合させることができる。図13によればNに対するAsの成分比をわずかに増加させれば十分であることが分かる。こうすれば、類似の共鳴トンネリング構造がGaP上でも利用できる。

【 $0 \ 0 \ 4 \ 6$ 】 同様に、シリコンカーバイド(X = 7 / 8または3 / 4の時の $S \ i \ X \ C_{1-X}$) のような基板も $A \ s$ PNIII ー V 化合物と一緒に使用できる。

【0047】窒化111-V作製

共鳴トンネリングダイオード1100の作製は、単に各種の層を分子ビームエピタキシーで成長させて、その後コレクター金属コンタクトを形成し、メサエッチとエミッター金属コンタクトの形成を行うだけである。窒素源としては分子状の窒素を使用し、それはプラズマ中で分解して原子状の窒素ビームを供給する。その他の元素のソースは蒸発セル(effusion cell)でよい。同様に、ガリウムにはトリメチルガリウム、砒素には第三ブチルアルシン、リンには第三ブチルフォスフィン、そして原子状の窒素にはECRプラズマソースを用いた化学的ビームエピタキシーを膜成長のために使用することもできる。

【0048】もちろん、ダイオード1100は対称的であるから、エミッターとコレクターを区別する必要はない。しかし、格子整合した窒化IIIーV化合物は混合障壁ダイオード中の結晶性障壁にも使用できる。

【0049】多重ピーク共鳴

これまで述べた好適実施例の構造の上に更に、トンネリング障壁と量子井戸を成長させるだけで、単結晶コレクター実施例を直列多重量子井戸へ拡張して、多重共鳴ピークを有する共鳴トンネリングダイオードを形成することができる。量子井戸寸法のエミッター/コレクターを備えるため、そのような直列の多重量子井戸は超格子を

構成する。

【0050】<u>RTD応用</u>

これまで述べた共鳴トンネリングダイオードの任意のものはバイポーラートランジスタのエミッター中に組み込んで、共鳴トンネリングバイポーラートランジスタを形成することができる。

【0051】好適実施例のダイオードは図16a-cに 示されたメモリセルのような各種の構造に組み込むこと ができる。特に、図16aはスタティックランダムアク セスメモリ(SRAM)セル1600を示しており、そ れは共鳴トンネリングダイオード(RTD)1602お よび1604を直列に(RTD1602がRTD160 4に対する負荷になっている)含み、ワードライン16 12上の電圧によって制御されるシリコン電界効果トラ ンジスタのパスゲート1608によってビットライン1 610へつながれている。セル1600のノード160 6の双安定性は各RTDの谷電流よりもわずかに大きい ところに設定されたパイアス電圧Vddによってもたら され、そのため一方のRTDがそれの谷にある時に、他 方のRTDが小さいパイアスで動作することになる。図 16bは、各RTDが図2に示した特性を持つ時の、R TD1602-1604に関する重量された電流-電圧 曲線を示している。交点(一対はVdd(髙)に近いノ ード1606上の電圧のもの、別の一対はノード160 6 (低)のもの)は安定な直列動作点を示している。ま た、大きなドライバーによってノード1606ないしパ スゲート1608ヘアクセスし、ノード1606を高、 低いずれかの状態へ強制的に駆動することはセル160 Oを所望の安定状態へ強制的に駆動することである。一 方、パスゲート1608を介してノード1606ヘアク セスするセンス増幅器はセルの状態を損なうことなしに、 検出する。もちろん、図2に示したのよりも大きいRT Dのピーク対谷の比であれば、ノード1606に対する 高、低の安定電圧はそれぞれVdd、Oへより接近す る。

【0052】図16cは単一のシリコン電界効果トランジスタと好適実施例のRTDを使用した図16aの構造の鳥瞰図を示す。電界効果トランジスタのドレインにおけるRTDの並列的な配置が、RTDの場所を定義するメサエッチによる同時作製を可能にすることに注意されたい。上述の共鳴トンネリング構造を標準的なシリコンデバイスと一緒に集積化することは、まず共鳴トンネリングプロセスを最初に施すか、あるいはシリコンデバイスの作製を最初に行うか、あるいはそれらを混ぜ合わせながら行うかのいずれかの方法で実現できる。デバイスの作製の後に、標準的な金属配線を行う。

【0053】ディスプレイ応用

図17aおよびbは画素アレイを含むディスプレイの一部分(3.画素×3.画素)の立面断面図および平面図であり、各画素は図5aまたは図10fに示したLEDスタ

ックであり、このほかに勾配のついた屈折率を有するレ ンズのアレイを含んでいる。これは図8のディスプレイ およびレンズアレイ用として使用できる。特に、図17 aは3色LEDスタック1711-1713(窒化II 1-V化合物の接合でできている)とその上を覆う窒化 シリコンの絶縁物1704とを備えたシリコン基板17 02を示している。マイクロレンズアレイ1730は屈 折率に勾配のついた(GRIN)マイクロレンズ173 1-1733を含んでいる。GRINマイクロレンズ は、リン等のドーパントをレンズの光軸(図17aで は、レンズ1731に対しては1741、レンズ173 2に対しては1742、レンズ1733に対しては17 43)に沿ってドーパント濃度が最大になるように、そ して光軸に直交する方向ではドーパント濃度が減少して いくように打ち込むことによって、ガラス(二酸化シリ コン)膜中に形成される。このドーパントがガラスの屈 折率を高め、それによってレンズが形成される。各マイ クロレンズ1731-1733はそれぞれ対応する隣接 画素1711-1713からの発散光を集束させる。こ の集束された画素光は、ディスプレイが観察者の目のレ ンズの寸法に近く、そして観察者がディスプレイの向こ うに焦点を合わせる時に、観察者の網膜にイメージを結 像する。このイメージの寸法は焦点距離に依存する。例 えば、無限遠に焦点を合わせるとイメージは点になり、 ディスプレイのすぐ後ろに焦点を合わせると視野のほと んどを占めることになる。

【0054】図18は集束された光がどのようにイメージを生成するかを示している。特に、目のレンズ1802は例示点A、B、およびCを含む面に焦点が合っている。実線および破線で示した光線は、網膜1804上のA'、B'、およびC'への集束によって、この焦点距離を示している。ディスプレイ1810は、実線のみで示された、例示画素A"、B"、およびC"からの集束された平行な光線を放射する。これら放射光線は点A、B、およびCから放出される光と同じ網膜エリアを刺激し、それらの点のイメージを生成する。

【0055】目のレンズ1802が無限遠に焦点が合っている時、レンズに入射する平行な光線は網膜1804 との1つの点へ収斂するので、この場合ディスプレイ1810が無限遠の1つの点以上のものとして見えるためには、ディスプレイから放射される光線は平行で図191には、ボイスプレイから放射される光線は平行で図19には、横方向に離れた点からの光線の軸に沿うように、無限遠に焦点の合った目のレンズ1902が無限遠に焦対にている。特に、目のレンズ1902が無限遠に点が合っている。特に、目のレンズ1902が無限遠に点が合っている。時、例示点A、B、およびCがに収斂し、従って、ディスプレイ1910は例示画素Aが、BがよびCがら、わずかに収斂するラインに表が射するマイクロレンズアレイを含む。画素からて光を放射するマイクロレンズアレイを含む。画素から の光線間の角度は見かけの像の寸法を決定する。

【0056】図20は3色LEDスタック2011-2 012 (窒化111-V化合物接合からできている) お よびそれを覆う窒化シリコン絶縁物2004を備えたシ リコン基板2002を立面断面図で示している。マイク ロレンズアレイ2030はGRINマイクロレンズ20 31-2032を含んでいる。このGRINマイクロレ ンズはリン等のドーパントを打ち込むことによって形成 できるが、打ち込みビームの方向を膜上で変化させて、 レンズの光軸(図20では、レンズ2031に対しては 2041、レンズ2032に対しては2042)が表面 に対して所望の角度を持つようにしている。比較的厚い レンズアレイ2010を得るためには、打ち込みは多重 ガラス膜に対して多段階に分けて実施される。1つの膜 に対して打ち込みを行った後に、別の膜(厚さは1-2 μmオーダー)を堆積(酸化物マイクロレンズアレイの 場合にはTEOS分解のように低温)させるか、あるい は付着させて、そして打ち込みを施す。このようにすれ ば、打ち込みビームを傾ける必要はなく、むしろ引き続 く膜の上で打ち込み場所をずらしていけばよい。実際、 単一の膜に対して、角度の付いた打ち込みを模擬するよ うにエネルギーを変えて多重打ち込みを実施した。図2 1は引き続く打ち込みによって場所がずれていくことに よって光軸に角度が付いたマイクロレンズの一部を示し ている。水平方向のハッチの部分は打ち込まれた不純物 を示している。画素の面内寸法は比較的大きい(例え ば、10μm×10μm) ので、レンズ直径も大きくな り、打ち込みのための膜のマスクを使わないでパルス的 なイオンビームを用いることができる。もっと精度を高 くするためには、各膜の打ち込みをパターン化されたマ スクを用いて行う。そうすればサブミクロンの精度が容 易に達成できる。すべての堆積および打ち込みが終わっ た後に、不純物の分布を拡散させ、滑らかにするための アニールを施す。

【0057】図22は、図9a-bに示したような検出 器ーディスプレイの組み合わせに対するデータの流れを 示している。CCD検出器2202はセルアレイ220 4を含み、そのセルの各々はイメージングフェーズにお いて入射光束に比例する光電子を集める。出カシフトレ ジスター2206は、アレイ中のゲートをトグルする読 み出しフェーズにおいてアレイを通してクロックダウン (clocked down) されることで、集められ た光電子パケットの行を並列的に受信する。シフトレジ スター2206は光電子パケットを出力センス増幅器2 208ヘシフトし、ラスター走査形式で入射光束に対応 する逐次的なアナログ出力信号の流れを生成する。も し、CCDが1000×1000のアレイで、1/50 秒毎に1つのイメージフレーム(セルアレイ2204の 全てのセルに対応する信号のセット)を出力すれば、シ フトレジスター2206への光電子パケットのクロック

入力は約100kHzで行われることになり、シフトレジスター2206のデータ出力シフトは約100kHzで行われることになる。もちろん、もっと小型のアレイ、あるいはもっと遅いフレーム速度であれば、もっと遅いクロックおよびシフトレジスタが使用できる。

【0058】ディスプレイ2252は逐次的なアナログ 出力信号の流れをCCD2202からバッファおよび信 号処理器2230を経由して受信するシフトレジスター 2256を含んでいる。シフトレジスター2256に、 一旦、アレイ2204からの1行分のセルに対応する信 号を与えられれば、それらの信号は並列的にシフトされ て、列電流ドライバーをターンオンさせ、戻り電流を供 給するようにディスプレイアレイ2254中の対応する 行を駆動する。独立した色電流を備えた3色の場合、シ フトレジスタ2256は3個の並列シフトレジスターを 含み、それらはパッファおよび信号処理器2230から 並列的に信号を与えられるか、あるいは逐次的入力を受 け取ってそれを3つの並列シフトレジスターへ分割す る。駆動された行は3つの電流すべてに対する共通の戻 りになる。符号化された電流(例えば図5a)を備えた 3色の場合はより複雑な駆動が必要である。 バッファお よび信号処理器はフレーム周期を均一に埋めるために、 3色画素駆動のタイミングを分散させて、各々の画素行 が1/50秒毎に、約1/50ミリ秒間だけターンオン するようにする。

【0059】要約すれば、3つの可能性がある。(1)高LED電流でデューティサイクルの低い場合は画素スキャンを行う、(2)中程度のLED電流で中程度のデューティサイクルの場合はラインスキャンを行う、そして、(3)小さいLED電流で高いデューティサイクル(100%)の場合は、各画素にアナログメモリとバッファ/増幅器を持たせたスタティックディスプレイを採用する。

【0060】図23は図22の検出器ーディスプレイの単一チップ版であるが、類似の要素に対しては同じ参照符号を使用している。これは、レジスター2206からの逐次的な出カシフトの代わりに並列的な信号転送を、また3色レジスター2256への逐次的なシフトの代わりに並列的な転送を可能にしている。検出器2204はCCD(バックサイド照明方式)を形成している狭いバンドギャップ(例えば、赤外に感度を持つ)の窒化IIIーV化合物であり、またディスプレイは既に述べたような可視光バンドギャップの窒化IIIーV化合物でよい。レジスターとバッファおよび信号処理器とはシリコン基板の下側に形成できる。

【0061】上述のディスプレイおよび検出器ーディスプレイのための電力は、メガネ型のホールダーの枠などのようなディスプレイホールダーに備えられた電池から取るか、あるいは観察者が運ぶことのできる大型電源への電力用臍帯線から取る。更に、検出器に受信されたイ

メージは、電気配線を経由するか、あるいは変調された無線周波によって遠隔のビデオ録画装置へ送信することもできる。この場合、ディスプレイはビデオ録画装置のビューファインダーとして機能し、可視光周波数を検出し、そして観察者は録画装置を運ぶ必要がない。要するに、バッファおよび信号処理器 2 2 3 0 はビデオ信号の送信および受信のための入り口点を提供するわけである。図 2 4 はビデオ録画/再生装置、コンピューター、およびテレビを備えた無線周波リンクシステムを図解的に示している。

【0062】検出器なしのディスプレイの別の用途としては、電気的臍帯コード、あるいは光ファイバー、または無線周波リンクを介して電力と一緒に信号を受信するようになったテレビ受信機、コンピューターモニター、あるいはビデオテープ/ディスク再生装置が含まれる。【0063】観察者の両方の目にディスプレイを備えることは双眼鏡およびステレオディスプレイを提供することになる。更にそれら2つのディスプレイの色内容を変化させることによって立体視を与えることができる。同様に、多数の検出器を1つまたは複数個のディスプレイへつなぐことによって観察者は動くことなく多数の方向を逐次的に観察することができる。

【0064】最後に、3色LEDの一次元アレイはステレオ受信機信号強度、アナログ電圧計等の計測器のバーグラフディスプレイに有用である。また単一画素の3色ディスプレイは玩具、信号インジケーター等に利用できる。

【0065】<u>スタティックディスプレイ</u>

LEDをシリコンと集積化することによってディスプレイをそのための制御メモリと一体化して瞬間的なスクリーン更新のできる100%のデューティサイクルを達成できる。特に、各画素は、それのLED電流(1つまたは複数)を図25aーdに示すような対応するメモリセルの状態によって直接的に制御される。図25aは、シリコンに格子整合したLED2506へ電流を供給する電流源FET2504のゲート電圧を駆動する一般的なアナログメモリセル2502を示している。

【0066】デジタルディスプレイのためには、このLEDはメモリセルデバイスの負荷でよく、コンパクトなメモリセルと画素との組み合わせを実現できる。図25 bはそのようなメモリセルと画素との組み合わせ2520を示しており、そこには抵抗2524および共鳴つながれたLED2522が含まれている。パストランジスタ2528はメモリセルの状態を切り替えることを許でる。RTD2526はRTD1100と類似のものでよ20の動作を示しており、次のようになっている。RTD2526が小電流で高電圧状態の時、ノード2530は高電圧にあって、LED2522および抵抗2524の

両端には小さい電圧降下しかない。従ってLED2522の発光は無視できる。反対に、RTD2526が中間電圧、中間電流の状態の時、ノード2530は中間電圧へ下がり、従って抵抗2524およびLED2522を流れる電流は約5倍に増大する。従って、LED2522は目に見える強度の光を放射する。

【0067】図25dはDRAMセルと画素との組み合わせを示し、セルのコンデンサー2542およびFETのゲートに蓄えられた電荷がFET2544およびLED2546を流れる電流を制御し、従ってLED2546によって放射される光を制御する。パストランジスタ2548はコンデンサー2542および2544のゲートへの電荷の充、放電を許容し、従ってLED2546のオン/オフの切り替えを許容する。

【0068】検出器応用

感光素子等の窒化 I I I ー V 化合物を含む C C D 検出器は、絶縁物としての広パンドギャップ窒化 I I I ー V 化合物が、ゲートとしてのドープされた中間パンドギャップ窒化 I I I ー V を覆うような形に、3つのチャンネルを積み重ねた形に作製できる。図 2 6 はそのスタック構造を示し、図 2 7 は伝導帯下端のダイアグラムである。仮想フェーズ(virtual phase)CC D は単一ゲートのみを必要とし、引き続くゲートレベル間の電圧が電位井戸の深さを決定する。この C C D はフィルターなしで3 色を提供でき、各画素は3 色すべてを設ける必要がない。従って、カラー C C D カメラの位置合わせの問題がないし、フィルター付きの単一 C C D カメラの補間の問題もない。

【0069】修正および特長

好適実施例は、(積層された)LED、ディスプレイおよび検出器、および共鳴トンネリング構造のためのシリコンと両立する窒化III-V化合物という特徴の1つまたはいくつかを保ちつつ、いろんなやり方で変更を加えることができる。

【0070】例えば、シリコンに格子整合する窒化IIIーV化合物のパンドギャップは組成を変えることににって制御することができる。また、格子定数もシリコン格子定数材料上へのエピタキシャルな歪み層によって厚度なができる。格子の違いに依存して歪み層のができる。格子の違いに依存してでででできる。とEDスタックおよびの可法を変化させる。とEDスタックは面積(画来の分面方できる。とEDスタックは面積(画来の分面方できる。とEDスタックは重複映する)と高さ(横方向の抵抗を反映障壁はよりにできる。トンネリング障壁はといてきる。トンネリング障壁はといてできる。トンネリング障壁はといてできる。トンネリング障壁には薄くな鳴っているのものが可能である。また、量子井戸の厚とがで電でのものが可能である。また、量子井戸の厚さる鳴っていたりに関節するために、冷カソード放出を利用って電界放出ディスプレイのような任意の小さい画素ディスプレイのような任意の小さい画素ディスプレイのような任意の小さい画表で

スプレイでも構わない。

【0072】センサー要素は冷却されていないシリコンボロメーターアレイでもよいし、あるいはその他の光学的(可視または赤外)センサーでも構わない。

【0073】以上の説明に関して更に以下の項を開示する。

(1) 多色光エミッターであって、(a) 第1の色の光 に対応するバンドギャップエネルギーを備えた第1の半 導体材料を含む第1の接合、(b)第2の色の光に対応 するバンドギャップエネルギーを備えた第2の半導体材 料を含み、前記第1の接合を覆う第2の接合であって、 前記第2の半導体材料の格子が前記第1の半導体材料に 整合しており、また前記第2の半導体材料のパンドギャ ップエネルギーが前記第1の半導体材料のそれよりも大 きいものである、第2の接合、および(c)前配第1お よび第2の接合への電気的接続、を含む光エミッター。 【0074】(2)第1項記載の光エミッターであっ て、更に、(c)第3の色の光に対応するバンドギャッ プエネルギーを備えた第3の半導体材料を含み、前記第 2の接合を覆う第3の接合であって、前記第3の半導体 材料の格子が前記第2の半導体材料に整合しており、ま た前記第3の半導体材料のバンドギャップエネルギーが 前記第2の半導体材料のそれよりも大きいものである、 第3の接合、および(d)前記第3の接合への電気的接 続、を含む光エミッター。

【0075】(3)第2項記載の光エミッターであって、(a)前記第1の接合がシリコン基板上にあって、前記第1の半導体材料がシリコンに格子整合している光エミッター。

【0076】 (4) 第3項記載の光エミッターであって、(a) 前記第1、第2、および第3の半導体材料が、 $0 \le X \le 1$ および $0 \le Y \le 1$ とした時、 $A \mid X$ Ga 1- $X \mid A \mid Y \mid Y$ である光エミッター。

【0077】(5)第2項記載の光エミッターであって、(a)前記第1の接合が前記第2の接合の外へ広がっている光エミッター。

【0078】(6) 多色光エミッターアレイであって、(a) 多色光エミッターが行および列の形に配置されたアレイであって、前記光エミッターの各々が(i) 第1の色の光に対応するパンドギャップエネルギーを備えた第1の半導体材料を含む第1の接合、(ii) 第2の半導体材料を含み、前記行および列に対して第2の半導体材料を含み、前記行および列に対してであって、前記第2の半導体材料の格子が前記第1の半導体材料のそれが新記第1の半導体材料のそれより、また前記第2の半導体材料のそれよりにを含しており、また前記第1の半導体材料のそれより、また前記第1の半導体材料のそれより、また前記第1の半導体材料のそれより、また前記第1の半導体材料のそれよりで整合しており、また前記第2の半導体材料のそれよりにも対してある、第2の接合、を含む光エミッターアレイ。の接合への電気的接続、を含む光エミッターアレイ。

【0079】(7)第6項記載のアレイであって、

(a) 前記電気的接続が行および列の導体を含んでいる 光エミッターアレイ。

【0080】(8)ディスプレイであって、

- (a)人間の顔にフィットする寸法のサポート、
- (b) 行および列の形に配置された多色光エミッターのアレイであって、前記人間の顔の目の前に設置するように前記サポートに取り付けられており、前記光エミッターの各々が、(i) 第1の色の光に対応するバンドギャップエネルギーを備えた第1の半導体材料を含む第1の接合、(ii) 第2の色の光に対応するバンドギャップエネルギーを備えた第2の半導体材料を含み、前記行および列に直交する方向で前記第1の接合を覆っている第2の接合であって、前記第2の半導体材料の格子が前記第1の半導体材料のバンドギャップエネルギーが前記第1の半導体材料のバンドギャップエネルギーが前記第1の半導体材料のそれよりも大きいものである、第2の接合、を含んでおり、更に
- (b) 前記多色エミッターの各々の前記第1および第2 の接合への電気的接続、を含むディスプレイ。

【0081】(9)第8項記載のディスプレイであって、更に(a)前記サポートへ取り付けられて、出力を前記アレイの入力へつながれた検出器を含むディスプレイ。

【0082】(10)第9項記載のディスプレイであって、(a)前記検出器の出力がビデオ録画装置へもつながれているディスプレイ。

【0083】(11)第10項記載のディスプレイであって、(a)前記検出器の出力が無線周波を介して前記 ビデオ録画装置へつながれているディスプレイ。

【0084】(12)第9項記載のディスプレイであっ て、(a)前記検出器が赤外イメージャーであるディス プレイ。

【0085】(13)多色検出器であって、(a)基板上の画素のアレイであって、各画素が格子整合した半導体材料層のスタックを含み、第1層が第1の色に対応する第1のパンドギャップを有し、第2層が第2の色に対応する第2のバンドギャップを有する、画素アレイを含む多色検出器。

【〇〇86】(14)第13項記載の検出器であって、 (a)前記画素アレイが仮想フェーズ電荷結合デバイス を構成する検出器。

【0087】(15)スタティックディスプレイであって、(a)基板上へ集積された画素のアレイであって、前記画素の各々が電流制御メモリセルと直列につながれた発光ダイオードを含んでいる画素のアレイを含むスタティックディスプレイ。

【0088】(16)第15項記載のディスプレイであって、(a)前記メモリセルが前記発光ダイオードを通る2段階の電流レベルだけを許容するようになったスタ

ティックディスプレイ。

【0089】(17)第15項記載のディスプレイであって、(a)前記基板がシリコンであり、そして(b)前記発光ダイオードがシリコンに格子整合したIII-V化合物半導体を含んでいる、スタティックディスプレイ。

【0090】(18) 青、緑、および赤の光を放射する3個のLED510-520-530のスタック500が、シリコンに格子整合し、シリコン基板540の上に形成された窒化III-V化合物半導体材料を含むLEDを備えたフルカラーディスプレイ用の画素を提供する。シリコンの信号処理およびLEDドライバーの回路を同じシリコン基板上に作製することができ、それにより小型ですべてを内蔵したシステムが提供される。前記フルカラーディスプレイ上にレンズアレイを搭載することができ、観察者の目に極く接近して配置されたディスプレイとレンズアレイとの組み合わせによって単純で高分解能のディスプレイシステムが得られる。

【関連出願へのクロスリファレンス】本出願は1994年8月15日付けの米国特許出願第08/290,275号の一部継続出願である。以下の同時譲渡された米国特許出願も関連する事項を開示している。1994年8月4日付けの第08/286,067号、1993年10月29日付けの第08/145,267号、1994年5月31日付けの第08/250,976号、1991年5月23日付けの第07/704,535号、1993年5月20日付けの第08/065,087号、1993年6月21日付けの第08/048,406号。【図面の簡単な説明】

【図1】既知の共鳴トンネリングダイオードのバンドダイアグラム。

【図2】既知の共鳴トンネリングダイオードの電流一電 圧特性図。

【図3】既知の共鳴トンネリングダイオードのバンドダイアグラムであって、aは電流の大きいバイアス状態、bは電流の小さいバイアス状態を示す図。

【図4】バンドギャップと格子定数を示す図。

【図5】フルカラーLEDスタックの好適実施例であって、a および b は断面図、c および d はフルカラーLE D電流符号化の様子を示す図。

【図6】フルカラーLEDディスプレイの一部分の鳥瞰 図.

【図7】表面が傾斜したフルカラーLEDスタック好適 実施例であって、aはその断面図、bはアレイの平面

【図8】観察者に装着されたフルカラーLEDディスプレイの好適実施例図。

【図9】好適実施例の検出器ーディスプレイ組の模式図であって、aは鳥瞰図、bは回路図。

【図10】好適実施例の製造方法の工程を示す立面断面

図であって、aは層状の成長を行った段階、bはリフトオフで金属コンタクト528を形成した段階、cは層1008のところまでエッチングを行った段階、dはリフトオフで金属コンタクト536を形成した段階、eはリフトオフで金属コンタクト516、538を形成した段階、f は絶縁物を備えた相互接続ラインを形成した段階を示す図。

【図11】共鳴トンネリングダイオードの好適実施例

【図12】図11の実施例のバンドダイアグラム。

【図13】格子定数とバンドギャップを示す図。

【図14】共鳴トンネリングダイオードの別の好適実施 例図。

【図15】図14の実施例のバンドダイアグラム。

【図16】好適実施例のダイオードを応用したメモリセルであって、aは回路図、bは電流ー電圧特性、cは鳥瞰図、

【図17】マイクロレンズアレイの一部分であって、a は立面断面図、bは平面図。

【図18】光線の集束の様子を示す図。

【図19】光線の集束の様子を示す図。

【図20】光軸が傾いたマイクロレンズアレイの一部分の断面図。

【図21】別の方法で作成された、光軸が傾いたマイク ロレンズアレイの一部分の拡大図。

【図22】検出器ーディスプレイ組の模式的ブロック 図

【図23】単一チップ式の検出器ーディスプレイ実施例 を示す図。

【図24】検出器ーディスプレイの組を離れた装置へつなぐための無線周波リンク接続図。

【図25】その他のシリコンメモリセルデバイスと集積することによってスタティックディスプレイを構成するシリコン格子に整合したLEDの模式図であって、aは一般的なアナログメモリセルによる駆動回路、bはメモリセルと画素との組み合わせ、cはbの回路の電流一電圧特性、dはDRAMセルと画素との組み合わせを示す図。

【図26】3色CCD構造の立面断面図。

【図27】3色CCD構造のパンドダイアグラム。 【符号の説明】

500 スタック構造

510 青色発光ダイオード

512 p形層

514 n形層

516 金属コンタクト

520 緑色発光ダイオード

522 p形層·

524 n形層

528 金属コンタクト

530	赤色発光ダイオード
532	p形層
534	n形層
536	金属コンタクト
538	金属コンタクト
540	シリコン基板
600	ディスプレイ
700	傾斜したLEDスタック
710	青色 L E D
	p形層
•	n形層
	n+行コンタクト層
	緑色LED
•	p形層
	n 形層
	n`+行コンタクト層
	赤色LED
	p 形層 n 形層
	n +行コンタクト層
	レンズアレイ
	ドライバーおよびイメージ信号発生器
830	· ·
	検出器ーディスプレイ
	シリコンウエハ
	未ドープシリコン
1006	n形GaAs0,81N0,19
1008	p形GaAs0.81N0.19
1012	n形A I 0. 2 G a 0. 8 A s 0. 81 N 0. 19
1030	窒化シリコン層
1.032	共形窒化シリコン層
	窒化シリコン層
	共鳴トンネリングダイオード(RTD)
	シリコンウエハ
	n 十層
	未ドープ層 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
1108	
1110	
1112	トンネリング障壁 未ドープ層
	ホトーン僧 n+層
1118	· · · -
-	金属コンタクト
1130	
	大鳴トンネリングダイオード 大鳴トンネリングダイオード
	SRAMセル
	共鳴トンネリングダイオード

1604 共鳴トンネリングダイオード

ノード

1608 FETパスゲート


1606


```
1610 ピットライン
1612 ワードライン
1702 シリコン基板
1704 窒化シリコン絶縁物
     LEDスタック
1711
1712 LEDスタック
1713 LEDスタック
1730 マイクロレンズアレイ
1731
     マイクロレンズ
1732 マイクロレンズ
1733
     マイクロレンズ
1741 光軸
1742
     光軸
1743
     光軸
1802 目のレンズ
1804 網膜
1810 ディスプレイ
1902 目のレンズ
1904 網膜
1910 ディスプレイ
2002 シリコン基板
2004 窒化シリコン絶縁物
2010 レンズアレイ
2011 LEDスタック
2012 LEDスタック
2013 LEDスタック
2030 GRINマイクロレンズアレイ
     GRINマイクロレンズ
2031
2032 GRINマイクロレンズ
2033 GRINマイクロレンズ
2041 光軸
2042 光軸
2043 光軸
2202 CCD検出器
2204 アレイ
2206 出力シフトレジスター
2208 出力センス増幅器
2230 パッファおよび信号処理器
2252 ディスプレイ
2254 ディスプレイアレイ
2256 シフトレジスター
2502 アナログメモリセル
2504 電流源FET
2506 LED
2520 メモリセルと画素の組み合わせ
2522 LED
2524
     抵抗
2526 共鳴トンネリングダイオード(RTD)
2528 パストランジスタ
```


2530 ノード


2542 セルコンデンサー 2544 FET


2546 LED 2548 パストランジスタ
















[図10]















【図16】









【図17】





【図20】



【図21】

